DigitalTechnik
Lernen
« zurück zur Kartenübersicht « Liste
42/121 [42]

  1. Was bedeutet CMOS?
  2. Wie verhalten sich pMOS- und nMOS-Transistoren?
  3. Warum ist CMOS effizienter als andere Logikfamilien?
  4. Was passiert, wenn ein CMOS-Design Fehler im Pull-Up- oder Pull-Down-Netz hat?
  5. Was ist die Aufgabe des Pull-Up- und Pull-Down-Netzes in einer CMOS-Schaltung?
  6. Wie vermeidet man einen Kurzschluss in einer CMOS-Schaltung?

  1. CMOS steht für Complementary Metal-Oxide-Semiconductor und kombiniert komplementäre pMOS- und nMOS-Transistoren für energieeffiziente digitale Schaltungen.
    • pMOS leitet, wenn das Gate 0 ist, und sperrt bei 1 (Source an VDD).
    • nMOS leitet, wenn das Gate 1 ist, und sperrt bei 0 (Source an GND).

  3. Weil im statischen Zustand kein Strom fließt – nur beim Umschalten der Zustände wird kurzzeitig Energie verbraucht.

    • Falsche Verschaltung kann zu einem Kurzschluss führen, wenn gleichzeitig leitende Pfade von VDD nach GND existieren.
    • Dies führt zu hohem Stromverbrauch oder kann die Schaltung beschädigen.
    • Pull-Up-Netz (pMOS): Verbindet den Ausgang mit VDD, wenn der Ausgang 1 sein soll.
    • Pull-Down-Netz (nMOS): Verbindet den Ausgang mit GND, wenn der Ausgang 0 sein soll.
    • Das Pull-Up- und Pull-Down-Netz müssen sich gegenseitig ergänzen.
    • Es darf niemals ein leitender Pfad gleichzeitig von VDD nach GND existieren.Uploaded in iOS

Diskussion